• 10MHz 至 43MHz 输入并行端口时钟 (PCLK) 支持
• 210Mbps 至 903Mbps 数据吞吐量
• 单个差分对互连
• 具有 DC 平衡编码的嵌入式时钟以支持 AC 耦合互连
• 能够驱动长达 10 米的屏蔽双绞线
• 用于器件配置的 I2C 兼容串口
• 单个硬件器件寻址引脚
• LOCK（锁定）输出报告引脚以验证链路完整性
• 集成端接电阻器
• 1.8V 或 3.3V 兼容并行总线接口
• 1.8V 单电源
• 符合 ISO 10605 静电放电 (ESD) 以及 IEC 61000-4-2 ESD 标准
• 汽车应用级产品：符合 AEC-Q100 2 级要求
• 温度范围：-40°C 至 +105°C
• 解串器上无需基准时钟
• 可编程接收均衡
• 电磁干扰 (EMI) / 电磁兼容性 (EMC) 迁移
  • DES 可编程展频 (SSCG) 输出
  • DES 接收器交错输出

• 汽车显示系统
  • 中央信息显示屏
  • 导航显示屏
  • 后座娱乐系统

DS90UR903Q/DS90UR904Q 芯片组提供一个具有高速正向通道的 FPD-Link II 接口，用来实现单一差分对上的数据传输。 此串化器/解串器对针对图形主机控制器与显示模块间的直接连接。 这个芯片组非常适合于将视频数据驱动至要求 18 位色深（RGB666 + HS，VS 和 DE）的显示屏。 此串化器转换一个单个高速串行数据流上的 21 位数据。 这个单个串行数据流通过消除并行数据与时钟路径间的偏差，简化了印刷电路板 (PCB) 走线和电缆上的宽数据总线传输。 这样，通过限制数据路径的宽度，大大节省了系统成本，相应地减少了 PCB 层数、电缆宽度以及连接器尺寸和引脚数量。

解串器输入提供均衡控制来补偿较长距离介质上的损耗。 内部 DC 均衡编码/解码被用来支持 AC 耦合互连。

此串化器采用 40 引脚超薄型四方扁平无引线 (WQFN) 封装，而解串器采用 48 引脚 WQFN 封装。