

- 74AHCT1G125DCKTG4 - 集成电路(IC) > 逻辑 > 缓冲器,驱动器,接收器,收发器
- TLV2241IDBVRG4 - 集成电路(IC) > 线性 > 放大器 > 仪器,运算放大器,缓冲器
- SN74AC14BQAR - 集成电路(IC) > 逻辑 > 门和反相器
- LM5149-Q1EVM-400 - 开发板,套件,编程器 > 评估板 > DC/DC 和 AC/DC(离线)SMPS 评估板
- LP3995ITLX-1.5/NOPB - 集成电路(IC) > 电源管理(PMIC) > 稳压器 - 线性
- LM3404HVMA - 集成电路(IC) > 电源管理(PMIC) > LED 驱动器
- SN74ALVCH245DW - 集成电路(IC) > 逻辑 > 缓冲器,驱动器,接收器,收发器
- 74AVCH20T245ZQLR - 集成电路(IC) > 逻辑 > 缓冲器,驱动器,接收器,收发器
- CD40257BEG4 - 集成电路(IC) > 逻辑 > 信号开关,多路复用器,解码器
- CSD16403Q5A - 分立半导体产品 > 晶体管 > FET,MOSFET > 单 FET,MOSFET
- LMK04828BISQE/NOPB - 集成电路(IC) > 时钟/定时 > 时钟发生器,PLL,频率合成器
- LM741CH/NOPB - 集成电路(IC) > 线性 > 放大器 > 仪器,运算放大器,缓冲器
- TM4C1233H6PGEI7 - 集成电路(IC) > 嵌入式 > 微控制器
- INA253A2IPWR - 集成电路(IC) > 线性 > 放大器 > 仪器,运算放大器,缓冲器
- ADS7822E/250 - 集成电路(IC) > 数据采集 > 模数转换器(ADC)
- LM3670MF-ADJ/NOPB - 集成电路(IC) > 电源管理(PMIC) > 稳压器 - DC-DC 开关稳压器
- TMS320VC5471GHK - 集成电路(IC) > 嵌入式 > DSP(数字信号处理器)
- CD74HC390EE4 - 集成电路(IC) > 逻辑 > 计数器,除法器
- DAC5674IPHP - 集成电路(IC) > 数据采集 > 数模转换器(DAC)
- TL072CPSR - 集成电路(IC) > 线性 > 放大器 > 仪器,运算放大器,缓冲器



SN54HC166 - 并联负载 8 位移位寄存器
SN54HC166是TI德州仪器公司的一款移位寄存器产品,SN54HC166是并联负载 8 位移位寄存器,本站介绍了SN54HC166的封装应用图解、特点和优点、功能等,并给出了与SN54HC166相关的TI元器件型号供参考。
SN54HC166 - 并联负载 8 位移位寄存器 - 移位寄存器 - 触发器/锁存器/寄存器 - 德州仪器
These parallel-in or serial-in, serial-out registers feature gated clock (CLK, CLK INH) inputs and an overriding clear (CLR)\ input. The parallel-in or serial-in modes are established by the shift/load (SH/LD)\ input. When high, SH/LD\ enables the serial (SER) data input and couples the eight flip-flops for serial shifting with each clock (CLK) pulse. When low, the parallel (broadside) data inputs are enabled, and synchronous loading occurs on the next clock pulse. During parallel loading, serial data flow is inhibited. Clocking is accomplished on the low-to-high-level edge of CLK through a 2-input positive-NOR gate permitting one input to be used as a clock-enable or clock-inhibit function. Holding either CLK or CLK INH high inhibits clocking; holding either low enables the other clock input. This allows the system clock to be free running, and the register can be stopped on command with the other clock input. CLK INH should be changed to the high level only when CLK is high. CLR\ overrides all other inputs, including CLK, and resets all flip-flops to zero.
- Wide Operating Voltage Range of 2 V to 6 V
- Outputs Can Drive Up To 10 LSTTL Loads
- Low Power Consumption, 80-µA Max ICC
- Typical tpd = 13 ns
- ±4-mA Output Drive at 5 V
- Low Input Current of 1 µA Max
- Synchronous Load
- Direct Overriding Clear
- Parallel-to-Serial Conversion
- UCC28630 - 具有初级侧稳压功能和峰值功率模式的高功率反激控制器
- LM5109A - 高电压 1A 峰值半桥接闸极驱动器
- TPS73150-EP - 具有反向电流保护的无电容、NMOS、150mA 低压降稳压器
- SN74V273-EP - 增强型产品 16384 X 18 同步 Fifo 存储器
- ADS5545 - 具有 LVDS/CMOS 输出的14 位 170MSPS ADC
- TWL1103T-Q1 - 汽车类语音频带音频处理器 (VBAP)
- SN75240 - 双路 USB 端口瞬态抑制器
- DS90CF564 - LVDS 18 位色彩平板显示 (FPD) 链接 - 65 MHz
- LM96163 - 具有集成风扇控制和 TruTherm BJT 晶体管 Beta 补偿技术的远程二极管数字温度传感器
- TPD2E2U06-Q1 - TPD2E2U06Q1 双通道高速 ESD 保护器件



