
- 5962-9686601QRA - 集成电路(IC) > 逻辑 > 锁存器
- LP3892ES-1.2 - 集成电路(IC) > 电源管理(PMIC) > 稳压器 - 线性
- TPS65033104RGERQ1 - 集成电路(IC) > 电源管理(PMIC) > 特殊用途稳压器
- JD54F244SSA - 集成电路(IC) > 逻辑 > 缓冲器,驱动器,接收器,收发器
- LM3S9GN5-IBZ80-A1 - 嵌入式 - 微控制器
- MSP430F6734AIPZR - 集成电路(IC) > 嵌入式 > 微控制器
- OPA137U/2K5 - 集成电路(IC) > 线性 > 放大器 > 仪器,运算放大器,缓冲器
- LP3985IM5-2.8/NOPB - 集成电路(IC) > 电源管理(PMIC) > 稳压器 - 线性
- LM2593HVT-3.3 - 集成电路(IC) > 电源管理(PMIC) > 稳压器 - DC-DC 开关稳压器
- TPS650947A0RSKR - 集成电路(IC) > 电源管理(PMIC) > 特殊用途稳压器
- OPA627AU/2K5E4 - 集成电路(IC) > 线性 > 放大器 > 仪器,运算放大器,缓冲器
- LMK61A2-100M00SIAT - 晶体,振荡器,谐振器 > 振荡器
- TLV6001UIDBVT - 集成电路(IC) > 线性 > 放大器 > 仪器,运算放大器,缓冲器
- UCC38050EVM - 开发板,套件,编程器 > 评估板 > 评估和演示板及套件
- BQ21040EVM-777 - 开发板,套件,编程器 > 评估板 > 评估和演示板及套件
- LMG3426R050RQZR - 集成电路(IC) > 电源管理(PMIC) > 配电开关,负载驱动器
- ADS1241EG4 - 集成电路(IC) > 数据采集 > 模数转换器(ADC)
- TS5A4597DCKR - 集成电路(IC) > 接口 > 模拟开关,多路复用器,解复用器
- TPS2202IDFR - 集成电路(IC) > 电源管理(PMIC) > 配电开关,负载驱动器
- INA2137UA/2K5G4 - 集成电路(IC) > 线性 > 放大器 > 特殊用途放大器



SN7497 - 同步 6 位二进制比率乘法器
SN7497是TI德州仪器公司的一款比率乘法器/分频器/定时器产品,SN7497是同步 6 位二进制比率乘法器,本站介绍了SN7497的封装应用图解、特点和优点、功能等,并给出了与SN7497相关的TI元器件型号供参考。
SN7497 - 同步 6 位二进制比率乘法器 - 比率乘法器/分频器/定时器 - 特殊逻辑 - 德州仪器
These monolithic, fully synchronous, programmable counters utilize Series 54/74 TTL circuitry to achieve 32-megahertz typical maximum operating frequencies. These six-bit serial binary counters feature buffered clock, clear, and enable inputs to control the operation of the counter, and a strobe input to enable or inhibit the rate input/decoding AND-OR-INVERT gates. The outputs have additional gating for cascading and transferring unity-count rates.
The counter is enabled when the clear, strobe, and enable inputs are low. With the counter enabled, the output frequency is equal to the input frequency multiplied by the rate input M and divided by 64, ie.:
When the rate input is binary 0 (all rate inputs low), Z remains high. In order to cascade devices to perform 12-bit rate multiplication, the enable output is connected to the enable and strobe inputs of the next stage, the Z output of each stage is connected to the unity/cascade input of the other stage, and the sub-multiple frequency is taken from the Y output.
The unity/cascade input, when connected to the clock input, may be utilized to pass the clock frequency (inverted) to the Y output when the rate input/decoding gates are inhibited by the strobe. The unity/cascade input may also be used as a control for the Y output.
- Perform Fixed-Rate or Variable-Rate Frequency Division
- For Applications in Arithmetic, Radar, Digital-to-Analog (D/A), Analog-to-Digital (A/D), and other Conversion Operations
- Typical Maximum Clock Frequency … 32 Megahertz
- THS1007 - 10 位 6MSPS 同步采样四路通道 ADC;包含并行 DSP/uP I/F 通道 自动扫描
- MSP430FR5868 - Wolverine 混合信号微控制器
- TPS62095 - 具有 DCS 控制系统的 4A 高效降压转换器
- SN54AHC02 - 四路 2 输入正或非门
- TPS65175C - 完全可编程 LCD 偏置 IC,用于具有 12 通道电平转换器和伽马缓冲器的 GIP TV
- LMZ12002EXT - 具有 20V 最大输入电压的 2A SIMPLE SWITCHER 电源模块,用于军事和坚固耐用的应用
- TPS3511 - PC 电源监控器
- DP83910A - CMOS SNI 串行网络接口
- TRS3227E - 具有 +/-15-kV IEC ESD 保护的 3V 至 5.5V 单通道 RS-232 线路驱动器/接收器
- CD74HC42 - 高速 CMOS 逻辑 10 选 1 BCD 至十进制解码器



