

- ADS4129IRGZR - 集成电路(IC) > 数据采集 > 模数转换器(ADC)
- MCT8316Z0TQRGFRQ1 - 集成电路(IC) > 电源管理(PMIC) > 电机驱动器,控制器
- TL070IDRE4 - 集成电路(IC) > 线性 > 放大器 > 仪器,运算放大器,缓冲器
- LP3990MF-2.5 - 集成电路(IC) > 电源管理(PMIC) > 稳压器 - 线性
- THS4052ID - 集成电路(IC) > 线性 > 放大器 > 仪器,运算放大器,缓冲器
- LP2902DR - 集成电路(IC) > 线性 > 放大器 > 仪器,运算放大器,缓冲器
- INA290A2QDCKRQ1 - 集成电路(IC) > 线性 > 放大器 > 仪器,运算放大器,缓冲器
- BQ27000DRKRG4 - 集成电路(IC) > 电源管理(PMIC) > 电池管理
- TMS320C5533AZAY05 - 集成电路(IC) > 嵌入式 > DSP(数字信号处理器)
- SN74LVC14ADBR - 集成电路(IC) > 逻辑 > 门和反相器
- TPS62600YFFT - 集成电路(IC) > 电源管理(PMIC) > 稳压器 - DC-DC 开关稳压器
- MAX3232IDRG4 - 集成电路(IC) > 接口 > 驱动器,接收器,收发器
- OPA357AIDDARG3 - 集成电路(IC) > 线性 > 放大器 > 仪器,运算放大器,缓冲器
- MSPM0L1305SDGS28R - 集成电路(IC) > 嵌入式 > 微控制器
- OPA2156IDR - 集成电路(IC) > 线性 > 放大器 > 仪器,运算放大器,缓冲器
- THS1230IDWR - 数据采集 - 模数转换器(ADC)
- UC3525AQG3 - 集成电路(IC) > 电源管理(PMIC) > DC-DC 开关控制器
- LMR66410MC5RXBRQ1 - 集成电路(IC) > 电源管理(PMIC) > 稳压器 - DC-DC 开关稳压器
- REG1117-1 - 集成电路(IC) > 电源管理(PMIC) > 稳压器 - 线性
- TPS7B7033QPWPRQ1 - 集成电路(IC) > 电源管理(PMIC) > 稳压器 - 线性



SN74HC166 - 8 位并联负载移位寄存器
SN74HC166是TI德州仪器公司的一款移位寄存器产品,SN74HC166是8 位并联负载移位寄存器,本站介绍了SN74HC166的封装应用图解、特点和优点、功能等,并给出了与SN74HC166相关的TI元器件型号供参考。
SN74HC166 - 8 位并联负载移位寄存器 - 移位寄存器 - 触发器/锁存器/寄存器 - 德州仪器
These parallel-in or serial-in, serial-out registers feature gated clock (CLK, CLK INH) inputs and an overriding clear (CLR)\ input. The parallel-in or serial-in modes are established by the shift/load (SH/LD)\ input. When high, SH/LD\ enables the serial (SER) data input and couples the eight flip-flops for serial shifting with each clock (CLK) pulse. When low, the parallel (broadside) data inputs are enabled, and synchronous loading occurs on the next clock pulse. During parallel loading, serial data flow is inhibited. Clocking is accomplished on the low-to-high-level edge of CLK through a 2-input positive-NOR gate permitting one input to be used as a clock-enable or clock-inhibit function. Holding either CLK or CLK INH high inhibits clocking; holding either low enables the other clock input. This allows the system clock to be free running, and the register can be stopped on command with the other clock input. CLK INH should be changed to the high level only when CLK is high. CLR\ overrides all other inputs, including CLK, and resets all flip-flops to zero.
- Wide Operating Voltage Range of 2 V to 6 V
- Outputs Can Drive Up To 10 LSTTL Loads
- Low Power Consumption, 80-µA Max ICC
- Typical tpd = 13 ns
- ±4-mA Output Drive at 5 V
- Low Input Current of 1 µA Max
- Synchronous Load
- Direct Overriding Clear
- Parallel-to-Serial Conversion
- TPS54425 - 具有 D-CAP2? 模式的 4.5V 至 18V 输入、4A 同步降压转换器
- SN75176B - 差动总线收发器
- SN74V293 - 65536 x 18 同步 FIFO 存储器
- CDCVF25081 - 1:8 3.3V 锁相环时钟驱动器
- TLC5928 - 具有 LED 开路检测的 16 通道恒流 LED 驱动器
- TPS22961 - 具有快速输出放电的超低导通电阻、6A 负载开关
- UCC38C42 - BiCMOS 低功耗电流模式 PWM 控制器
- ADS1256 - 具有多路复用器的 24 位 30kSPS 极低噪声 Δ-Σ ADC
- TPS24712 - 2.5V 至 18V 高效功率限制热插拔控制器
- LM2940C - 1A 低压降稳压器



