

- LMK04714QPAPTQ1 - 集成电路(IC) > 时钟/定时 > 时钟发生器,PLL,频率合成器
- TPS65941213RWERQ1 - 集成电路(IC) > 电源管理(PMIC) > 电源管理 - 专用
- O919A14CTRGZRQ1 - 集成电路(IC) > 电源管理(PMIC) > 电源管理 - 专用
- TPS3842EVM - 开发板,套件,编程器 > 评估板 > 评估和演示板及套件
- SN74LV4052ATPWRQ1 - 集成电路(IC) > 接口 > 模拟开关,多路复用器,解复用器
- OPA2187IDGKR - 集成电路(IC) > 线性 > 放大器 > 仪器,运算放大器,缓冲器
- LM3S5U91-IQC80-A2T - 集成电路(IC) > 嵌入式 > 微控制器
- SN74HC148DWRG4 - 集成电路(IC) > 逻辑 > 信号开关,多路复用器,解码器
- SNJ55188FK - 集成电路(IC) > 接口 > 驱动器,接收器,收发器
- SN75174NG4 - 集成电路(IC) > 接口 > 驱动器,接收器,收发器
- TPS23841PAP - 集成电路(IC) > 电源管理(PMIC) > 以太网供电(PoE)控制器
- CSD19506KTTT - 分立半导体产品 > 晶体管 > FET,MOSFET > 单 FET,MOSFET
- CSD13303W1015 - 分立半导体产品 > 晶体管 > FET,MOSFET > 单 FET,MOSFET
- LMX2531LQ1226E/NOPB - 集成电路(IC) > 时钟/定时 > 时钟发生器,PLL,频率合成器
- LM4125AIM5X-2.5/NOPB - 集成电路(IC) > 电源管理(PMIC) > 电压基准
- TMP421AIDCNT - 传感器,变送器 > 温度传感器 > 模拟和数字输出
- ADS7809UB - 集成电路(IC) > 数据采集 > 模数转换器(ADC)
- SN74LS02NE4 - 集成电路(IC) > 逻辑 > 门和反相器
- DCV010515P-UE4 - 板安装电源 > 直流转换器
- TLV2460AQPWRG4 - 集成电路(IC) > 线性 > 放大器 > 仪器,运算放大器,缓冲器



SN74LV166A - 8 位并联负载移位寄存器
SN74LV166A是TI德州仪器公司的一款移位寄存器产品,SN74LV166A是8 位并联负载移位寄存器,本站介绍了SN74LV166A的封装应用图解、特点和优点、功能等,并给出了与SN74LV166A相关的TI元器件型号供参考。
SN74LV166A - 8 位并联负载移位寄存器 - 移位寄存器 - 触发器/锁存器/寄存器 - 德州仪器
The 'LV166A devices are 8-bit parallel-load shift registers, designed for 2-V to 5.5-V VCC operation.
The 'LV166A parallel-in or serial-in, serial-out registers feature gated clock (CLK, CLK INH) inputs and an overriding clear (CLR\) input. The parallel-in or serial-in modes are established by the shift/load (SH/LD\) input. When high, SH/LD\ enables the serial (SER) data input and couples the eight flip-flops for serial shifting with each clock (CLK) pulse. When low, the parallel (broadside) data inputs are enabled, and synchronous loading occurs on the next clock pulse. During parallel loading, serial data flow is inhibited. Clocking is accomplished on the low-to-high-level edge of CLK through a 2-input positive-NOR gate, permitting one input to be used as a clock-enable or clock-inhibit function. Holding either CLK or CLK INH high inhibits clocking; holding either low enables the other clock input. This allows the system clock to be free running, and the register can be stopped on command with the other clock input. CLK INH should be changed to the high level only when CLK is high. CLR\ overrides all other inputs, including CLK, and resets all flip-flops to zero.
These devices are fully specified for partial-power-down applications using Ioff. The Ioff circuitry disables the outputs, preventing damaging current backflow through the devices when they are powered down.
- 2-V to 5.5-V VCC Operation
- Max tpd of 10.5 ns at 5 V
- Typical VOLP (Output Ground Bounce) <0.8 V at VCC = 3.3 V, TA = 25°C
- Typical VOHV (Output VOH Undershoot) >2.3 V at VCC = 3.3 V, TA = 25°C
- Ioff Supports Partial-Power-Down-Mode Operation
- Synchronous Load
- Direct Overriding Clear
- Parallel-to-Serial Conversion
- Latch-Up Performance Exceeds 100 mA Per JESD 78, Class II
- ESD Protection Exceeds JESD 22
- 2000-V Human-Body Model (A114-A)
- 200-V Machine Model (A115-A)
- 1000-V Charged-Device Model (C101)
- MSP430F47127 - 16 位超低功耗微处理器,具有 56KB 闪存、4KB RAM、7 个 Σ-Δ ADC 和 LCD 驱动器
- UCC27323 - 双 4A 峰值高速低侧电源 MOSFET 驱动器
- ADS62C17 - 具有 SNRBoost 的双通道 11 位 200MSPS ADC
- TPS62125 - 具有可调节启用阈值和磁滞作用的 3V 至 17V、250mA 降压转换器
- CD4007UB - CMOS 双路辅助对反向器
- UCC2808-1 - 低功耗电流模式推拉 PWM
- CC2545 - 2.4GHz 射频超值系列 SoC,具有 32kB 闪存、31 GPIO、I2C、SPI 和 UART
- INA216 - 5V、低功耗、高侧、零漂移、电压输出电流分流监控器,采用 WCSP 或 QFN 封装
- DRV2605L-Q1 - 用于具有内置库和智能环路架构的 ERM 和 LRA 的 DRV2605L-Q1 触觉驱动器
- LMH1981 - 多格式视频同步分离器



