

- SN65HVD1781DG4 - 集成电路(IC) > 接口 > 驱动器,接收器,收发器
- BQ771825DPJR - 集成电路(IC) > 电源管理(PMIC) > 电池管理
- SN75LBC172A16DWRG4 - 集成电路(IC) > 接口 > 驱动器,接收器,收发器
- LMR51610XDBVR - 集成电路(IC) > 电源管理(PMIC) > 稳压器 - DC-DC 开关稳压器
- LP2987ILD-3.0/NOPB - 电源管理IC - 稳压器 - 线性
- TL1963A-15DCQT - 集成电路(IC) > 电源管理(PMIC) > 稳压器 - 线性
- XIO2001IPNP - 集成电路(IC) > 接口 > 专用
- GD75232DW - 集成电路(IC) > 接口 > 驱动器,接收器,收发器
- LM89-1CIMM - 传感器,变送器 > 温度传感器 > 模拟和数字输出
- TLV171IDBVT - 集成电路(IC) > 线性 > 放大器 > 仪器,运算放大器,缓冲器
- ISO7762FQDBQRQ1 - 隔离器 > 数字隔离器
- TPS731125DBVT - 集成电路(IC) > 电源管理(PMIC) > 稳压器 - 线性
- OPA2387DSGT - 集成电路(IC) > 线性 > 放大器 > 仪器,运算放大器,缓冲器
- TPS2066CEVM-293 - 开发板,套件,编程器 > 评估板 > 评估和演示板及套件
- TS3DV642Q1EVM-105 - 开发板,套件,编程器 > 评估板 > 评估和演示板及套件
- TLV2393IP - 集成电路(IC) > 线性 > 比较器
- LM4854LD/NOPB - 集成电路(IC) > 线性 > 放大器 > 音频放大器
- OPA3684IDBQRG4 - 集成电路(IC) > 线性 > 放大器 > 仪器,运算放大器,缓冲器
- SN74AHC32DGVR - 集成电路(IC) > 逻辑 > 门和反相器
- LM4051BIM3X-ADJ - 集成电路(IC) > 电源管理(PMIC) > 电压基准



SN74LV166A - 8 位并联负载移位寄存器
SN74LV166A是TI德州仪器公司的一款移位寄存器产品,SN74LV166A是8 位并联负载移位寄存器,本站介绍了SN74LV166A的封装应用图解、特点和优点、功能等,并给出了与SN74LV166A相关的TI元器件型号供参考。
SN74LV166A - 8 位并联负载移位寄存器 - 移位寄存器 - 触发器/锁存器/寄存器 - 德州仪器
The 'LV166A devices are 8-bit parallel-load shift registers, designed for 2-V to 5.5-V VCC operation.
The 'LV166A parallel-in or serial-in, serial-out registers feature gated clock (CLK, CLK INH) inputs and an overriding clear (CLR\) input. The parallel-in or serial-in modes are established by the shift/load (SH/LD\) input. When high, SH/LD\ enables the serial (SER) data input and couples the eight flip-flops for serial shifting with each clock (CLK) pulse. When low, the parallel (broadside) data inputs are enabled, and synchronous loading occurs on the next clock pulse. During parallel loading, serial data flow is inhibited. Clocking is accomplished on the low-to-high-level edge of CLK through a 2-input positive-NOR gate, permitting one input to be used as a clock-enable or clock-inhibit function. Holding either CLK or CLK INH high inhibits clocking; holding either low enables the other clock input. This allows the system clock to be free running, and the register can be stopped on command with the other clock input. CLK INH should be changed to the high level only when CLK is high. CLR\ overrides all other inputs, including CLK, and resets all flip-flops to zero.
These devices are fully specified for partial-power-down applications using Ioff. The Ioff circuitry disables the outputs, preventing damaging current backflow through the devices when they are powered down.
- 2-V to 5.5-V VCC Operation
- Max tpd of 10.5 ns at 5 V
- Typical VOLP (Output Ground Bounce) <0.8 V at VCC = 3.3 V, TA = 25°C
- Typical VOHV (Output VOH Undershoot) >2.3 V at VCC = 3.3 V, TA = 25°C
- Ioff Supports Partial-Power-Down-Mode Operation
- Synchronous Load
- Direct Overriding Clear
- Parallel-to-Serial Conversion
- Latch-Up Performance Exceeds 100 mA Per JESD 78, Class II
- ESD Protection Exceeds JESD 22
- 2000-V Human-Body Model (A114-A)
- 200-V Machine Model (A115-A)
- 1000-V Charged-Device Model (C101)
- PCA9535 - 具有中断输出和配置寄存器的远程 16 位 I2C 和 SMBus 低功耗 I/O 扩展器
- UCC2583 - 开关模式二次侧后稳压器
- DLPC3438 - 低功耗 DLP 显示控制器
- LP8727 - 具有集成 28V 线性充电器的微型到迷你 USB 接口
- TMS320C2811 - 具有片内 ROM 的 32 位数字信号控制器
- SN74AUP3G06 - 具有漏极开路的低功耗三路反向缓冲器/驱动器
- PCM1863 - 单端 2Vrms 模拟输入、24位 192 kHz 立体声 ADC
- ADS5242 - 具有串行 LVDS 接口的 4 通道 12 位 65MSPS ADC
- TPS22969 - TPS22969 3V、6A、超低电阻负载开关
- TPS3620-33 - 用于 RAM 保持的 3.3V 电池备份监控器



