

- PT5545C - 直流转换器
- SN74BCT2240NSR - 逻辑 - 缓冲器,驱动器,接收器,收发器
- HPA02230AIDBVR - 电源管理IC - 电流调节和管理
- TMS320C6421ZDUQ5 - 集成电路(IC) > 嵌入式 > DSP(数字信号处理器)
- OPA4228PAG4 - 集成电路(IC) > 线性 > 放大器 > 仪器,运算放大器,缓冲器
- ISO6762FQDWRQ1 - 隔离器 > 数字隔离器
- AMC0230SDR - 集成电路(IC) > 线性 > 放大器 > 仪器,运算放大器,缓冲器
- LM3S3W26-IQR50-C3T - 集成电路(IC) > 嵌入式 > 微控制器
- BQ771806DPJT - 集成电路(IC) > 电源管理(PMIC) > 电池管理
- TPS2500EVM-337 - 开发板,套件,编程器 > 评估板 > 评估和演示板及套件
- TMS320VC5509AGBB - 集成电路(IC) > 嵌入式 > DSP(数字信号处理器)
- LM8300IMT9B - 集成电路(IC) > 数据采集 > 触摸屏控制器
- LM4132CMF-3.3/NOPB - 集成电路(IC) > 电源管理(PMIC) > 电压基准
- LMX2316SLBX/NOPB - 集成电路(IC) > 时钟/定时 > 时钟发生器,PLL,频率合成器
- SN74LVC1G373YEPR - 集成电路(IC) > 逻辑 > 锁存器
- LM4832N/NOPB - 集成电路(IC) > 线性 > 放大器 > 音频放大器
- TUSB1004IRNQR - 集成电路(IC) > 接口 > 信号缓冲器、中继器、分离器
- LM2661MX/NOPB - 集成电路(IC) > 电源管理(PMIC) > 稳压器 - DC-DC 开关稳压器
- OPA544FKTTT - 集成电路(IC) > 线性 > 放大器 > 仪器,运算放大器,缓冲器
- TRS3222ECDW - 集成电路(IC) > 接口 > 驱动器,接收器,收发器



SN5497 - 同步 6 位二进制比率乘法器
SN5497是TI德州仪器公司的一款比率乘法器/分频器/定时器产品,SN5497是同步 6 位二进制比率乘法器,本站介绍了SN5497的封装应用图解、特点和优点、功能等,并给出了与SN5497相关的TI元器件型号供参考。
SN5497 - 同步 6 位二进制比率乘法器 - 比率乘法器/分频器/定时器 - 特殊逻辑 - 德州仪器
These monolithic, fully synchronous, programmable counters utilize Series 54/74 TTL circuitry to achieve 32-megahertz typical maximum operating frequencies. These six-bit serial binary counters feature buffered clock, clear, and enable inputs to control the operation of the counter, and a strobe input to enable or inhibit the rate input/decoding AND-OR-INVERT gates. The outputs have additional gating for cascading and transferring unity-count rates.
The counter is enabled when the clear, strobe, and enable inputs are low. With the counter enabled, the output frequency is equal to the input frequency multiplied by the rate input M and divided by 64, ie.:
When the rate input is binary 0 (all rate inputs low), Z remains high. In order to cascade devices to perform 12-bit rate multiplication, the enable output is connected to the enable and strobe inputs of the next stage, the Z output of each stage is connected to the unity/cascade input of the other stage, and the sub-multiple frequency is taken from the Y output.
The unity/cascade input, when connected to the clock input, may be utilized to pass the clock frequency (inverted) to the Y output when the rate input/decoding gates are inhibited by the strobe. The unity/cascade input may also be used as a control for the Y output.
- Perform Fixed-Rate or Variable-Rate Frequency Division
- For Applications in Arithmetic, Radar, Digital-to-Analog (D/A), Analog-to-Digital (A/D), and other Conversion Operations
- Typical Maximum Clock Frequency … 32 Megahertz
- TPS70745 - 具有加电顺序的双路输出低压降 (LDO) 稳压器
- SN74LV574A - 具有三态输出的八路边沿 D 类触发器
- LMK61E2-100M - 超低抖动固定频率差分振荡器 - 100M00
- DIR9001 - 96kHz Digital Audio Receiver
- TPS76601 - 超低静态电流 250mA LDO 线性稳压器
- CD4013B-MIL - CMOS 双路 D 类触发器
- BQ29209 - 具有自动电量平衡功能的电压保护,用于 2 节锂离子电池,OVP=4.30V
- CD74HCT238 - 高速 CMOS 逻辑 3 至 8 线路解码器多路解复用器(反向和同向)
- SN75C189A - 四路低功耗线路接收器
- SN54ALS00A - 四路 2 输入正与非门



